第三種電気主任技術者（電験三種） 過去問
令和5年度（2023年）下期
問22 (理論 問18（b）)
問題文
図1は、飽和領域で動作する接合形FETを用いた増幅回路を示し、図中のvi並びにvoはそれぞれ、入力と出力の小信号交流電圧［V］を表す。
また、図2は、その増幅回路で使用するFETのゲート−ソース間電圧Vgs［V］に対するドレーン電流Id［mA］の特性を示している。
抵抗RG＝1MΩ、RD＝5kΩ、RL＝2.5kΩ、直流電源電圧VDD＝20Vとするとき、次の問に答えよ。
図2の特性曲線の点Pにおける接線の傾きを読むことで、FETの相互コンダクタンスがgm＝6mSであるとわかる。この値を用いて、増幅回路の小信号交流等価回路をかくと図3となる。ここで、コンデンサC1、C2、CSのインピーダンスが使用する周波数で十分に小さいときを考えており、FETの出力インピーダンスがRD［kΩ］やRL［kΩ］より十分大きいとしている。
また、図2は、その増幅回路で使用するFETのゲート−ソース間電圧Vgs［V］に対するドレーン電流Id［mA］の特性を示している。
抵抗RG＝1MΩ、RD＝5kΩ、RL＝2.5kΩ、直流電源電圧VDD＝20Vとするとき、次の問に答えよ。
図2の特性曲線の点Pにおける接線の傾きを読むことで、FETの相互コンダクタンスがgm＝6mSであるとわかる。この値を用いて、増幅回路の小信号交流等価回路をかくと図3となる。ここで、コンデンサC1、C2、CSのインピーダンスが使用する周波数で十分に小さいときを考えており、FETの出力インピーダンスがRD［kΩ］やRL［kΩ］より十分大きいとしている。
このページは閲覧用ページです。
履歴を残すには、 「新しく出題する（ここをクリック）」 をご利用ください。
問題
第三種 電気主任技術者試験 令和5年度（2023年）下期 問22（理論 問18（b）） （訂正依頼・報告はこちら）
図1は、飽和領域で動作する接合形FETを用いた増幅回路を示し、図中のvi並びにvoはそれぞれ、入力と出力の小信号交流電圧［V］を表す。
また、図2は、その増幅回路で使用するFETのゲート−ソース間電圧Vgs［V］に対するドレーン電流Id［mA］の特性を示している。
抵抗RG＝1MΩ、RD＝5kΩ、RL＝2.5kΩ、直流電源電圧VDD＝20Vとするとき、次の問に答えよ。
図2の特性曲線の点Pにおける接線の傾きを読むことで、FETの相互コンダクタンスがgm＝6mSであるとわかる。この値を用いて、増幅回路の小信号交流等価回路をかくと図3となる。ここで、コンデンサC1、C2、CSのインピーダンスが使用する周波数で十分に小さいときを考えており、FETの出力インピーダンスがRD［kΩ］やRL［kΩ］より十分大きいとしている。
また、図2は、その増幅回路で使用するFETのゲート−ソース間電圧Vgs［V］に対するドレーン電流Id［mA］の特性を示している。
抵抗RG＝1MΩ、RD＝5kΩ、RL＝2.5kΩ、直流電源電圧VDD＝20Vとするとき、次の問に答えよ。
図2の特性曲線の点Pにおける接線の傾きを読むことで、FETの相互コンダクタンスがgm＝6mSであるとわかる。この値を用いて、増幅回路の小信号交流等価回路をかくと図3となる。ここで、コンデンサC1、C2、CSのインピーダンスが使用する周波数で十分に小さいときを考えており、FETの出力インピーダンスがRD［kΩ］やRL［kΩ］より十分大きいとしている。
- 10
- 30
- 50
- 100
- 300
正解！素晴らしいです
残念...
この過去問の解説 （2件）
01
接合形FETを用いた増幅回路の増幅度を求める計算問題です。
計算に必要な値と量記号は以下の通りです。
抵抗RD：5[kΩ]
抵抗RL：2.5[kΩ]
FETの相互コンダクタンスgm：6[mS]
RDとRLの合成抵抗：R[kΩ]
問題文で与えられた等価回路には、下図のような流れでgmvi[A]の電流が流れていま
す。
これを踏まえて、問題を解いていきます。
◆RDとRLの合成抵抗を求めます
R＝(RDRL)/(RD＋RL)
＝(5✕103✕2.5✕103)/(5✕103＋2.5✕103)
＝12.5/7.5[kΩ]
＝5/3[kΩ]
◆出力電圧v0を求めます
オームの法則より
v0＝gmviR
＝6✕
10-3✕vi✕（5/3）✕103＝2✕vi✕（5/3）
＝10vi …①
となります。
◆増幅度を求めます
増幅度の式は問題文で与えられているので、①を代入して整理します。
Av＝∣v0/vi∣
＝∣10
vi/vi∣＝10
参考になった数5
この解説の修正を提案する
02
この問題を解くポイントは増幅回路の動作と増幅率の計算です。
それでは問題を見ていきましょう。
増幅回路の電圧増幅率Avは、出力電圧voと入力電圧viの比として定義されます。
Av=vo÷vi
この回路では、出力インピーダンスがRDとRLの並列接続となるため、まず合成抵抗RDLを求めます。
RDL=RD×RL÷(RD+RL)
次に、FETのドレイン電流idは、入力電圧viに対して相互コンダクタンスgmを掛けたもので表されます。
id=gm×vi
よって、出力電圧voは以下のように求められます。
vo=id×RDL
代入すると、vo=gm×vi×RDL
電圧増幅率Avは次のように計算できます。
Av=vo÷vi=gm×RDL
数値を代入します。
RD=5000Ω,RL=2500Ω,gm=0.006A÷V
RDL=5000×2500÷(5000+2500)
=1666.7Ω
Av=0.006×1666.7 ≒10
最も近いのは10で正解となります。
増幅回路の電圧増幅率は、FETの相互コンダクタンスと出力負荷抵抗の積で求めます。
基本公式を押さえておけば簡単に計算できます。
一言知識
FET増幅回路では、ゲートに電流が流れないため、バイアス設計が容易で高入力インピーダンスを持つ特性があります。
参考になった数4
この解説の修正を提案する
前の問題（問21）へ
令和5年度（2023年）下期 問題一覧
次の問題（問23）へ